致敬经典·创造传奇

资深模拟设计工程师(PLL方向)

 岗位职责 

1.参与时钟,频综等模块的spec制定、系统验证与仿真;

2.负责与时钟相关的电路的设计与开发,包括PLL synthesizer, DLL, oscillator,clock distribution等电路。


 岗位要求 

1.本科及以上学历,电子、计算机、通信相关专业,硕士博士优先;

2.3年及以上CMOS模拟混合信号集成电路设计工作经验优先;

3.熟悉PLL,DLL等电路设计,能从系统的角度对所设计电路进行分析;

4.对phase noise, jitter有深刻的理解;

5.熟练使用示波器,频谱仪,相噪仪等基本测试工具;

6.有55nm以下工艺量产测试经验优先;

7.能熟练阅读英文技术文档和专业文献;

8.良好的沟通能力和团队合作精神。


工作地点:上海、苏州

【职位申请】


关于我们
应用方案
产品中心
南京| 江北新区江淼路88号腾飞大厦B座12F
上海| 浦东新区蔡伦路85弄95号1栋3F
苏州| 相城区澄阳路116号1号楼A座8F
联系我们